1. 產品特性
? 內核
— 32 位 ARM? Cortex
? - M0+ — 高 32MHz 工作頻率
? 存儲器
— 32Kbytes flash 存儲器
— 4Kbytes SRAM
? 時鐘系統
— 內部 4/8/16/22.12/24MHz RC 振蕩器(HSI) — 內部 32.768KHz RC 振蕩器(LSI) — 432MHz 晶體振蕩器(HSE)
? 電源管理和復位
— 工作電壓：1.7V5.5V — 低功耗模式: Sleep 和 Stop — 上電/掉電復位 (POR/PDR) — 掉電檢測復位 (BOR) — 可編程的電壓檢測 (PVD)
? 通用輸入輸出(I/O) — 多達 18 個 I/O，均可作為外部中斷
— 驅動電流 8mA
? 3 通道 DMA 控制器
? 1 x 12-bit ADC — 支持 多 10 個外部輸入通道
— 輸入電壓轉換范圍: 0VCC
? 定時器
— 1 個 16bit 高級控制定時器（TIM1）
— 4 個通用的 16 位定時器
（TIM3/TIM14/TIM16/TIM17）
— 1 個低功耗定時器(LPTIM)，支持從 stop 模式喚醒
— 1 個獨立看門狗定時器 (IWDT) — 1 個窗口看門狗定時器 (WWDT) — 1 個 SysTick timer — 1 個 IRTIM
? RTC
? 通訊接口
— 1 個串行外設接口(SPI) — 2 個通用同步/異步收發器(USART)，支持自動波
特率檢測
— 1 個 I2C 接口，支持標準模式 (100kHz)、 快速模
式 (400kHz)，支持 7 位尋址模式
? 硬件 CRC-32 模塊
? 2 個比較器
? UID
? 串行單線調試 (SWD)
? 工作溫度：-4085℃
? 封裝 TSSOP20,QFN20
3. 功能概述
3.1. Arm? Cortex
?
-M0+ 內核
Arm? Cortex?- M0+是一款為廣泛的嵌入式應用設計的入門級 32 位 Arm Cortex 處理器。它為開發人員提
供了顯著的好處，包括:
? 結構簡單，易于學習和編程
? 超低功耗，節能運行
? 精簡的代碼密度等
Cortex-M0+處理器是 32 位內核，面積和功耗優化高，為 2 級流水的馮諾伊曼架構。處理器通過精簡但強
大的指令集和廣泛優化的設計，提供高端處理硬件，包含單周期乘法器，提供了 32 位架構計算機所期望的卓越
性能，比其他 8 位和 16 位微控制器具有更高的代碼密度。
Cortex-M0+與一個嵌套的矢量中斷控制器(NVIC)緊密耦合。
3.2. 存儲器
片內集成 SRAM。通過 bytes（8bits）、half-word（16bits）或者 word（32bits）的方式可訪問 SRAM。
片內集成 Flash，包含兩個不同的物理區域組成：
? Main flash 區域，它包含應用程序和用戶
? Information 區域，4KBytes，它包括以下部分：
? Option bytes
? UID bytes
? System memory
對 Flash main memory 的保護包括以下幾種機制：
? read protection(RDP)，防止來自外部的訪問。
? wrtie protection（WRP）控制，以防止不想要的寫操作（由于程序存儲器指針 PC 的混亂）。寫保護
的小保護單位為 4Kbytes。
? Option byte 寫保護，專門的設計。
時鐘系統
CPU 啟動后默認系統時鐘頻率為 HSI 8MHz，在程序運行后可以重新配置系統時鐘頻率和系統時鐘源。可
以選擇的高頻時鐘有：
? 一個 4/8/16/22.12/24MHz 可配置的內部高精度 HSI 時鐘。
? 一個 32.768KHz 可配置的內部 LSI 時鐘。
? 432MHz HSE 時鐘，并且可以使能 CSS 功能檢測 HSE。如果 CSS fail，硬件會自動轉換系統時鐘為
HSI，HSI 頻率由軟件配置。同時 CPU NMI 中斷產生。
AHB 時鐘可以基于系統時鐘分頻，APB 時鐘可以基于 AHB 時鐘分頻。AHB 和 APB 時鐘頻率高為
32MHz。
電源監控
3.5.2.1. 上下電復位（POR/PDR）
芯片內設計 Power on reset（POR）/Power down reset（PDR）模塊，為芯片提供上電和下電復位。該模
塊在各種模式之下都保持工作。
3.5.2.2. 欠壓復位（BOR）
除了 POR/PDR 外，還實現了 BOR（brown out reset）。BOR 僅可以通過 option byte，進行使能和關閉
操作。
當 BOR 被打開時，BOR 的閾值可以通過 Option byte 進行選擇，且上升和下降檢測點都可以被單獨配置。
3.5.2.3. 電壓檢測（PVD）
Programmable Voltage detector（PVD）模塊可以用來檢測 VCC 電源（也可以檢測 PB7 引腳的電壓），
檢測點可通過寄存器進行配置。當 VCC 高于或者低于 PVD 的檢測點時，產生相應的復位標識。
該事件內部連接到 EXTI 的 line 16，取決于 EXTI line 16 上升/下降沿配置，當 VCC 上升超過 PVD 的檢測
點，或者 VCC 降低到 PVD 的檢測點以下，產生中斷，在中斷服務程序中用戶可以進行緊急的 shutdown 任務。

3.5.3. 電壓調節器
芯片設計兩個電壓調節器：
? MR（Main regulator）在芯片正常運行狀態時保持工作。
? LPR（low power regulator）在 stop 模式下，提供更低功耗的選擇。
3.5.4. 低功耗模式
芯片在正常的運行模式之外，有 2 個低功耗模式：
? Sleep mode：CPU 時鐘關閉（NVIC，SysTick 等工作），外設可以配置為保持工作。（建議只使能
必須工作的模塊，在模塊工作結束后關閉該模塊）
? Stop mode：該模式下 SRAM 和寄存器的內容保持，HSI 和 HSE 關閉，VDD 域下大部分模塊的時鐘
都被停掉。GPIO，PVD，COMP output，RTC 和 LPTIM 可以喚醒 stop 模式。
3.6. 復位
芯片內設計兩種復位，分別是：電源復位和系統復位。
3.6.1. 電源復位
電源復位在以下幾種情況下產生：
? 上下電復位（POR/PDR）
? 欠壓復位（BOR）
3.6.2. 系統復位
當產生以下事件時，產生系統復位：
? NRST pin 的復位
? 窗口看門狗復位(WWDG)
? 獨立看門狗復位(IWDG)
? SYSRESETREQ 軟件復位
? option byte load 復位（OBL）
? 電源復位（POR/PDR、BOR）
3.7. 通用輸入輸出 GPIO
每個 GPIO 都可以由軟件配置為輸出（push-pull 或者 open drain），輸入（floating，pull-up/down，analog），外設復用功能，鎖定機制會凍結 I/O 口配置功能。
3.8. DMA
直接存儲器存取(DMA)用來提供在外設和存儲器之間或者存儲器和存儲器之間的高速傳輸。
DMA 控制器有 3 條 DMA 通道，每條通道負責管理來自 1 個或者多個外設對存儲器訪問的請求。DMA 控制
器包括處理 DMA 請求的仲裁器，用于處理各個 DMA 請求的優先級。
DMA 支持循環的緩沖器管理，消除了當控制器到達緩沖器末端時需要干預用戶代碼。
每個通道都直接連接專用的硬件 DMA 請求，每個通道都同樣支持軟件觸發。這些功能通過軟件來配置。
DMA 可用于主要外設:SPI, I2C, USART，所有 TIMx 計時器(除了 TIM14 和 LPTIM)和 ADC。
3.9. 中斷
PY32F003 通過 Cortex-M0+處理器內嵌的矢量中斷控制器(NVIC)和一個擴展中斷/事件控制器(EXTI)來處理
異常。
3.9.1. 中斷控制器 NVIC
NVIC 是 Cortex-M0+處理器內部緊耦合 IP。NVIC 可以處理來自處理器外部的 NMI（不可屏蔽中斷）和可
屏蔽外部中斷，以及 Cortex-M0+內部異常。NVIC 提供了靈活的優先級管理。
處理器核心與 NVIC 的緊密耦合大大減少了中斷事件和相應中斷服務例程(ISR)啟動之間的延遲。ISR 向量
列在一個向量表中，存儲在 NVIC 的一個基地地址。要執行的 ISR 的向量地址是由向量表基址和用作偏移量的
ISR 序號組成的。
如果高優先級的中斷事件發生，而低優先級的中斷事件剛好在等待響應，稍后到達的高優先級的中斷事件
將首先被響應。另一種優化稱為尾鏈（tail-chaining）。當從一個高優先級的 ISR 返回時，然后啟動一個掛起的
低優先級的 ISR，將跳過不必要的處理器上下文的壓棧和彈棧。這減少了延遲，提高了電源效率。
NVIC 特性：
? 低延時中斷處理
? 4 級中斷優先級
? 支持 1 個 NMI 中斷
? 支持 32 個可屏蔽外部中斷
? 支持 10 個 Cortex-M0+異常
? 高優先級中斷可打斷低優先級中斷響應
? 支持尾鏈(tail-chaining)優化
? 硬件中斷向量檢索
3.9.2. 擴展中斷 EXTI
EXTI 增加了處理物理線事件的靈活性，并在處理器從 stop 模式喚醒時產生喚醒事件。
EXTI 控制器有多個通道，包括多 16 個 GPIO，1 個 PVD 輸出，2 個 COMP 輸出，以及 RTC 和 LPTIM
喚醒信號。其中 GPIO，PVD，COMP 可以配置上升沿、下降沿或雙沿觸發。任何 GPIO 信號通過選擇信號配
置為 EXTI015 通道。
每個 EXTI line 都可以通過寄存器獨立屏蔽。
EXTI 控制器可以捕獲比內部時鐘周期短的脈沖。
EXTI 控制器中的寄存器鎖存每個事件，即使是在 stop 模式下，處理器從停止模式喚醒后也能識別喚醒的
來源，或者識別引起中斷的 GPIO 和事件。
3.10. 模數轉換器 ADC
芯片具有 1 個 12 位的 SARADC。該模塊共有多 10 個要被測量的通道，包括 8 個外部通道和 2 個內部通
道。
各通道的轉換模式可以設定為單次、連續、掃描、不連續模式。轉換結果存儲在左對齊或者右對齊的 16 位
寄存器中。
模擬 watchdog 允許應用檢測是否輸入電壓超出了用戶定義的高或者低閾值。
ADC 實現了在低頻率下運行，可獲得很低的功耗。
在采樣結束，轉換結束，連續轉換結束，模擬 watchdog 時轉換電壓超出閾值時產生中斷請求。
3.11.1. 高級定時器
高級定時器（TIM1）由 16 位被可編程分頻器驅動的自動裝載計數器組成。它可以被用作各種場景，包
括：輸入信號（輸入捕獲）的脈沖長度測量，或者產生輸出波形（輸出比較、輸出 PWM、帶死區插入的互補
PWM）。
TIM1 包括 4 個獨立通道，用作：
? 輸入捕獲
? 輸出比較
? PWM 產生（邊緣或者中心對齊模式）
? 單脈沖模式輸出
如果 TIM1 配置為標準的 16 位計時器，則它具有與 TIMx 計時器相同的特性。如果配置為 16 位 PWM 發生
器，則具有全調制能力(0-100%)。
在 MCU debug 模式，TIM1 可以凍結計數。
具有相同架構的 timer 特性共享，因此 TIM1 可以通過計時器鏈接功能與其他計時器一起工作，以實現同步
或事件鏈接。
TIM1 支持 DMA 功能。
3.11.2. 通用定時器
3.11.2.1. TIM3
TIM3 通用定時器是由 16 位可編程分頻器驅動的 16 位自動重裝載計數器構成。具有 4 個獨立的通道，每個

以下是“PY32F003系列規格書”信息發布人聯系方式：